ModulesThe code for module mod_a looks like this:module mod_a ( input in1, input in2, output out );
// Module body
endmodul...
阅读全文...
Verilog 学习笔记（3）：Vectors
Vectorsmodule top_module (
input wire [2:0] vec,
output wire [2:0] outv,
output wire o2,
output wire o1,
o...
阅读全文...
阅读全文...
Verilog 学习笔记（2）：Basics
其实在教程的每页都给出了详细的讲解，我将做些强调和补充。Simple wire特性assign 语句always 块赋值对象只能赋值给 wire只能赋值给 reg触发方式连续触发（右侧信号变化时）事件触发（如时钟边沿、电平变化）适用场景组合逻辑（如门电路...
阅读全文...
阅读全文...
Verilog 学习笔记（1）：Getting Started
Getting Startedmodule top_module( output one );
// Insert your code here
assign one = 1;
endmoduleOutput Zeromodule top_m...
阅读全文...
阅读全文...
Verilog 学习笔记（0）：概述
Verilog 是基础的硬件描述语言（HDL），是完成复杂硬件系统设计必备工具。 Verilog 在线习题练习网站 HDLBits 前置知识： C、数字逻辑电路 参考书籍： 《Verilog 数字系统设计教程（第三版）》（夏...
阅读全文...
阅读全文...
三重积分的概念和计算
三重积分的概念（定义）设 $f(x,y,z)$ 是定义在有界闭区域 $\Omega\in\mathbb{R}^{3}$ 上的有界函数. 将 $\Omega$ 任意分割成 n 个小闭区域 $$\Delta V_{1},\Delta V_{2},\cdot...
阅读全文...
阅读全文...