Getting Startedmodule top_module( output one );
// Insert your code here
assign one = 1;
endmoduleOutput Zeromodule top_m...
阅读全文...
Verilog 学习笔记（0）：概述
Verilog 是基础的硬件描述语言（HDL），是完成复杂硬件系统设计必备工具。 Verilog 在线习题练习网站 HDLBits 前置知识： C、数字逻辑电路 参考书籍： 《Verilog 数字系统设计教程（第三版）》（夏...
阅读全文...
阅读全文...
练习用Logisim手搓全加器和全减器
Logisim概要Logisim 是一个用于设计和模拟数字逻辑电路的工具。它提供了一个简单的工具栏界面和电路仿真功能，使得学习逻辑电路的基本概念变得简单易懂。Logisim 允许用户从较小的子电路构建更大的电路，并通过鼠标拖动来绘制电线束。基本逻辑符号首...
阅读全文...
阅读全文...