终于把博客给复活了! 上学期期末的时候,突然觉得满目灰暗、世事苍凉、寰宇沉郁,然后我就删库跑路了…… 不幸中的万幸,删库之前,从宝塔面板中备份了“文件”-“域名”和“数据库”的内容,下文将记录一下怎么用这两个备份恢复整个网站。购买服务器,选择宝塔面板...
阅读全文...
Verilog 学习笔记(14):More Circuits
Rule 90.数组的异或规则是对应分量两两异或,得到一个新的数组。 Solutionmodule top_module(
input clk,
input load,
input [511:0] data,
outpu...
阅读全文...
阅读全文...
Verilog 学习笔记(13):Shift Registers
4-bit shift register异步复位的优先级:areset为高时,立即复位(不管时钟和其他信号)。加载 vs 移位的优先级:若load为 1,无论和ena为何值,加载优先(先判断load)。右移操作的行为:右移时,q[3]补 0,q[0]被移...
阅读全文...
阅读全文...
Verilog 学习笔记(12):Counters
Four-bit binary counterSolutionmodule top_module (
input clk,
input reset, // Synchronous active-high reset
ou...
阅读全文...
阅读全文...
Verilog 学习笔记(11):Latches and Flip-Flops
D flip-flopClocked always blocks should use non-blocking assignments: <=.Solutionmodule top_module (
input clk, // Cl...
阅读全文...
阅读全文...
Verilog 学习笔记(10):Karnaugh Map to Circuit
K-Map: 卡诺图3-variable化简之后可得: Solutionmodule top_module(
input a,
input b,
input c,
output out
);
// SOP f...
阅读全文...
阅读全文...
Verilog 学习笔记(9):Arithmetic Circuits
Half adderSolutionmodule top_module(
input a, b,
output cout, sum );
assign cout = a & b;
assign sum = a ^...
阅读全文...
阅读全文...