avatar
文章
31
标签
6
分类
8

首页
关于
友链
分类
标签
归档
Gokong Space | 行空空间
搜索
  • 首页
  • 关于
    友链
    分类
    标签
    归档
    它山之石
    置顶 | 发表于 2025-06-02 | 更新于 2025-08-02 | 千奇百怪 | 作者: Gokong | 0条评论 | 阅读量:312
    (以下排序不分先后)视频三餐四季(第二季)_CCTV节目官网-特别节目_央视网(cctv.com) 灵魂故土。舒服~文章《提问的智慧》《别像弱智一样提问》Command line vs. GUI教程Road to Coding(请先关闭声音,有鬼畜...
    阅读全文...
    Verilog 学习笔记(14):More Circuits
    发表于 2025-07-26 | 更新于 2025-07-26 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:172
    Rule 90.数组的异或规则是对应分量两两异或,得到一个新的数组。 Solutionmodule top_module( input clk, input load, input [511:0] data, outpu...
    阅读全文...
    Verilog 学习笔记(13):Shift Registers
    发表于 2025-07-26 | 更新于 2025-07-26 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:186
    4-bit shift register异步复位的优先级:areset为高时,立即复位(不管时钟和其他信号)。加载 vs 移位的优先级:若load为 1,无论和ena为何值,加载优先(先判断load)。右移操作的行为:右移时,q[3]补 0,q[0]被移...
    阅读全文...
    Verilog 学习笔记(12):Counters
    发表于 2025-07-25 | 更新于 2025-07-26 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:230
    Four-bit binary counterSolutionmodule top_module ( input clk, input reset, // Synchronous active-high reset ou...
    阅读全文...
    Verilog 学习笔记(11):Latches and Flip-Flops
    发表于 2025-07-24 | 更新于 2025-07-24 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:196
    D flip-flopClocked always blocks should use non-blocking assignments: <=.Solutionmodule top_module ( input clk, // Cl...
    阅读全文...
    Verilog 学习笔记(10):Karnaugh Map to Circuit
    发表于 2025-07-19 | 更新于 2025-07-19 | 星穹逐梦 | 作者: Gokong | 0条评论 | 阅读量:204
    K-Map: 卡诺图3-variable化简之后可得: Solutionmodule top_module( input a, input b, input c, output out ); // SOP f...
    阅读全文...
    Verilog 学习笔记(9):Arithmetic Circuits
    发表于 2025-07-16 | 更新于 2025-07-16 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:266
    Half adderSolutionmodule top_module( input a, b, output cout, sum ); assign cout = a & b; assign sum = a ^...
    阅读全文...
    Verilog 学习笔记(8):Multiplexers
    发表于 2025-07-14 | 更新于 2025-07-14 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:210
    2-to-1 multiplexerSolutionmodule top_module( input a, b, sel, output out ); assign out = sel ? b : a; endmodule 2-to-...
    阅读全文...
    Verilog 学习笔记(7):Basic Gates
    发表于 2025-07-12 | 更新于 2025-07-12 | 信息时代 | 作者: Gokong | 0条评论 | 阅读量:227
    本节是一些练习巩固的习题。WireSolutionmodule top_module ( input in, output out); assign out = in; endmoduleGNDGND(Ground): “地线”...
    阅读全文...
    12...4
    avatar
    Gokong
    在自由原野上奔跑,于璀璨星河里穿行。
    文章
    31
    标签
    6
    分类
    8
    订阅
    公告
    建设初期,
    偶有BUG属正常现象。
    最新文章
    Verilog 学习笔记(14):More Circuits
    Verilog 学习笔记(14):More Circuits 2025-07-26
    Verilog 学习笔记(13):Shift Registers
    Verilog 学习笔记(13):Shift Registers 2025-07-26
    Verilog 学习笔记(12):Counters
    Verilog 学习笔记(12):Counters 2025-07-25
    Verilog 学习笔记(11):Latches and Flip-Flops
    Verilog 学习笔记(11):Latches and Flip-Flops 2025-07-24
    Verilog 学习笔记(10):Karnaugh Map to Circuit
    Verilog 学习笔记(10):Karnaugh Map to Circuit 2025-07-19
    Verilog 学习笔记(9):Arithmetic Circuits
    Verilog 学习笔记(9):Arithmetic Circuits 2025-07-16
    最新评论
    测试🙃
    Gokong / 2025-05-31 10:28
    欢迎加入 Typecho 大家族
    Typecho / 2025-05-30 16:36
    分类
    • 星穹逐梦 2
    • 数脉寻踪 8
    • 信息时代 15
    • 工业 4.0 0
    • 读书札记 2
    • 时光漫叙 2
    • 游览指南 2
    • 千奇百怪 1
    标签
    笔记 Verilog 微积分 MathJax LaTeX 学习
    归档
    • 7月 2025 15
    • 6月 2025 6
    • 5月 2025 10
    网站资讯
    文章数目 :
    31
    已运行时间 :
    112 天
    本站总字数 :
    17.85 W
    本站总访问量 :
    6218
    最后更新时间 :
    19 天前
    ©2025 By Gokong
    由 Typecho 强力驱动 | 主题 Butterfly
    本地搜索